| 【課程背景】 |
| Cadence公司是全球*的EDA軟件廠商，它推出的Cadence軟件系統(tǒng)提供了從芯片設(shè)計(jì)到封裝設(shè)計(jì)再到板級(jí)設(shè)計(jì)的一體化設(shè)計(jì)平臺(tái)。該軟件系統(tǒng)主要分為PCB專家系統(tǒng)、PCB設(shè)計(jì)工具、FPGA設(shè)計(jì)系統(tǒng)、自動(dòng)布線專家系統(tǒng)、Allegro瀏覽器、高速電路板系統(tǒng)設(shè)計(jì)和分析、布線前后的信號(hào)完整性分析、電磁兼容設(shè)計(jì)工具、高密度IC封裝設(shè)計(jì)和分析以及模擬混合信號(hào)仿真系統(tǒng)等。其中Allegro SPB 15.2工具包包括了原理圖輸入(DECIS/DEHDL)、PCB設(shè)計(jì)(Allegro)、仿真分析(SPECCTRAQuest/Power Integrity)等一整套工具。 |
| 【師資團(tuán)隊(duì)】 |
| 武漢眾嵌金牌團(tuán)隊(duì)：胡歡 彭剛 王貞炎 孔令斌 姚 剛 楊敬 |
| 【學(xué)習(xí)目標(biāo)】 |
| 高速PCB設(shè)計(jì)的潮流已經(jīng)滾滾而來(lái)，如何預(yù)防PCB板上出現(xiàn)的信號(hào)反射、串?dāng)_、電源/地平面干擾、時(shí)序匹配以及電磁兼容性等一系列新問(wèn)題好象突然間擋在了您的面前。如何應(yīng)對(duì)新的設(shè)計(jì)挑戰(zhàn)？Cadence培訓(xùn)高級(jí)班將首先讓您了解這些問(wèn)題產(chǎn)生的機(jī)理，并掌握其解決方法；然后講解并上機(jī)練習(xí)Cadence的高速 PCB設(shè)計(jì)與仿真工具SPECCTRAQuest的使用。使您在硬件設(shè)計(jì)過(guò)程中，能夠達(dá)到“設(shè)計(jì)即正確”的目的。 |
| 【基本要求】 |
學(xué)員學(xué)習(xí)本課程應(yīng)具備下列基礎(chǔ)知識(shí)：
◆有微機(jī)原理和匯編語(yǔ)言的基礎(chǔ)；
◆熟悉C語(yǔ)言編程；
◆了解數(shù)字信號(hào)處理原理。 |
| 【質(zhì)量保證】 |
1、培訓(xùn)過(guò)程中，如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽；
2、培訓(xùn)結(jié)束后免費(fèi)提供一個(gè)月的技術(shù)支持，充分保證培訓(xùn)后出效果；
3、培訓(xùn)合格學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會(huì)。 |
| 【課程教材】 |
| ◆ 《武漢眾嵌Cadence PCB設(shè)計(jì)高級(jí)班培訓(xùn)講義》 |
| 【學(xué)費(fèi)】 |
| 公司3000RMB 個(gè)人3000RMB 學(xué)生3000RMB |
| 【開課情況】 |
|
上課時(shí)間：周一至周五，上午9:00-12:00（授課），下午14:00-18:00（實(shí)驗(yàn)），晚上18:30-21:00（自習(xí)/輔導(dǎo)），需要補(bǔ)課學(xué)員統(tǒng)一安排周六補(bǔ)課。
|
| 【課時(shí)安排】 |
| 時(shí)間 |
課程大綱 |
|
*天
|
9:00
|
12:00 |
1 高速PCB設(shè)計(jì)中的理論基礎(chǔ)
傳輸線理論、信號(hào)完整性（反射、串?dāng)_、過(guò)沖、地彈、振鈴等）、電磁兼容性和時(shí)序匹配等等。
2 SPECCTRAQuest設(shè)計(jì)流程
2.1 Pre-Placement
2.2 Board Setup Requirements for Extracting and Applying Topologies
2.3 Database Setup Advisor
—Cross-Section
—DC Nets
—DC Voltages
—Device Setup . ??—SI Models
—SI Audit
|
13:00
|
16:00 |
3 拓?fù)浣Y(jié)構(gòu)的抽取與仿真 Extracting and Simulating Topologies
3.1 Pre-Route Extraction Setup—Default Model Selection.
3.2 Pre-Route Extraction Setup—Unrouted Interconnect
3.3 Pre-Route Template Extraction
3.4 SQ Signal Explorer Expert
3.5 Analysis Preferences
3.6 SigWave
3.7 Delay Measurements
|
|
第二天
|
9:00
|
12:00 |
4 確定和施加約束 Determining and Adding ConstraintsSolution
4.1 Solution SpaceAnalysis: Step 1 to 6
4.2 Parametric Sweeps.
4.3 Constraints :
Topology Template Constraints
Switch/Settle Constraints
Assigning the Prop Delay Constraints
Impedance Constraint
Relative Propagation Delay Constraint
Diff Pair Constraints
Max Parallel Constraint
Wiring Constraint
User-Defined Constraint
Signal Integrity Constraints
4.4 Usage of Constraints Defined in Topology Template
|
13:00
|
16:00 |
5 模板應(yīng)用和基于約束的布局
Template Applications and Constraint-Driven Placement
5.1 Creating a Topology
5.2 Wiring the Topology
5.3 TLines and Trace Models
5.4 Coupled Traces
5.5 RLGC Matrix of Coupled Trace Models
5.6 Crosstalk Simulation in SQ Signal Explorer Expert
5.7 Simulating with Coupled-Trace Models
5.8 Sweep Simulation Results with Coupled-Trace Models
5.9 Extracting a Topology Using the Constraint Manager
5.10 Electrical Constraint Set
5.11 Applying Electrical CSet
5.12 Worksheet Analysis
5.13 Spacing and Physical Rule Sets
5.14 Electrical Rule Set
|
|
第三天
|
9:00
|
12:00 |
6 基于約束的布線 Constraint-Driven Routing
6.1 Manual Routing
6.2 Routing with the SPECCTRA Smart Route
6.3 Driving Constraints in Routing
7 布線后的DRC檢查和分析 Post-Route DRC and Analysis
7.1 Post-Route Analysis
7.2 SigNoise
7.3 Reflection Simulation
7.4 Reflection Waveform Analysis
7.5 Comprehensive Simulation
7.6 Crosstalk Simulation
7.7 Crosstalk Analysis
7.8 Simultaneous Switching Noise Simulation
7.9 SSN Waveform Analysis
7.10 System-Level Analysis
7.11 A Complete Design Link
7.12 Initialize Design Link
|
13:00
|
16:00 |
8 差分信號(hào)設(shè)計(jì) Differential Pair Design Exploration
8.1 Types of Differential Pairs in SPECCTRAQuest
8.2 Create Differential Pair Using SPECCTRAQuest
8.3 Create Differential Pair Using Constraint Manager
8.4 Assigning Differential Pair Signal Models
8.5 Preference to Extract Unrouted Differential Pair Topology
8.6 Extracting Unrouted Differential Pair Topology
8.7 Custom Stimulus to Analyze Differential Pair Topology
8.8 Differential Pair Topology Analysis
8.9 Coupled Trace Model and Differential Pair Topology
8.10 Layout Cross-section Editor
8.11 Differential Pair Constraints
8.12 Differential Pair Constraints in the Constraint Manager
8.13 Differential Pair Analysis in the Constraint Manager
8.14 Post Route Extraction
|
|
