高速嵌入式硬件設計培訓班

【課程背景】

在芯片級開發(fā)工具、EDA開發(fā)工具、嵌入式開發(fā)工具、嵌入式平臺、方案、嵌入式軟件測試工具、ODM/OEM、嵌入式培訓等領域為客戶提供專業(yè)、個性化的服務與支持、幫助客戶及全球合作伙伴取得成功。

【師資團隊】

武漢眾嵌金牌團隊：胡歡   彭剛   王貞炎   孔令斌   姚 剛  楊敬

【學習目標】

高速嵌入式硬件設計培訓課程為您講解高速嵌入式系統(tǒng)硬件設計技術。兩天的課程采取理論講解和實際設計演示相結(jié)合的方式，完成從元器件選擇、電路圖設計到PCB設計調(diào)試的全過程。廣大工程師通過此培訓可以掌握先進的高速嵌入式系統(tǒng)硬件設計技術，能夠完成高速嵌入式系統(tǒng)PCB及相關硬件的設計、調(diào)試任務。

【基本要求】

學員學習本課程應具備下列基礎知識：   ◆有微機原理和匯編語言的基礎；    ◆熟悉C語言編程；    ◆了解數(shù)字信號處理原理。

【質(zhì)量保證】

1、培訓過程中，如有部分內(nèi)容理解不透或消化不好，可免費在以后培訓班中重聽； 2、培訓結(jié)束后免費提供一個月的技術支持，充分保證培訓后出效果； 3、培訓合格學員可享受免費推薦就業(yè)機會。

【課程教材】

武漢眾嵌系列教材講義

【學費】

公司1800RMB   個人1800RMB 學生1800RMB

【開課情況】

上課時間：周一至周五，上午9:00-12:00（授課），下午14:00-18:00（實驗），晚上18:30-21:00（自習/輔導），需要補課學員統(tǒng)一安排周六補課。

【課時安排】

時間 課程大綱 *天 9:00 | 17:00 1. 板級架構和電路圖設計 【內(nèi)容】學習常見嵌入式處理器和配套器件使用方法。以三星S3C2410處理器為例介紹嵌入式系統(tǒng)構建所需的全部芯片，包括HY57V561620存儲器，cs8900網(wǎng)卡，開關電源，時鐘分配電路，連接邏輯等 【目標】通過學習掌握嵌入式系統(tǒng)電路圖設計，熟練使用常見的嵌入式處理器，并且達到能夠從板級架構考慮設計取舍的水平，在設計上學會考慮測試相關的問題，做到design for test       1.1. 嵌入式處理器       1.2. SDRAM特性和使用原則       1.3. Flash芯片使用技巧       1.4. 高速數(shù)字邏輯電路特性       1.5. 總線信號緩沖器       1.6. 以太網(wǎng)芯片       1.7. 電源，時鐘和復位電路       1.8. 其他外部設備       1.9. 設計冗余硬件協(xié)助調(diào)試       1.10. 自診斷設計 第二天 9:00 | 17:00 2. 嵌入式系統(tǒng)PCB設計 【內(nèi)容】以三星S3C2410處理器為例，學習嵌入式系統(tǒng)所需的高速電路設計技巧。包括高密度封裝的設計要點，高速信號設計原則，電源設計，特殊信號設計，以及散熱和可制造性的設計 【目標】通過學習掌握嵌入式系統(tǒng)所要求的電路板設計技術，熟練掌握初步的高速電路設計技巧，能夠設計穩(wěn)定可靠的高速嵌入式系統(tǒng)，并且可以定位和排除常見的硬件問題。       2.1. 關于BGA封裝要考慮的問題       2.2. 設計電源和地平面       2.3. 設計規(guī)則對信號完整性的影響       2.4. 退耦電容       2.5. 高速信號的布線規(guī)則       2.6. 功耗估計和熱設計       2.7. 可制造性設計       2.8. 怎樣判斷系統(tǒng)是否工作       2.9. 軟件工具協(xié)助調(diào)試       2.10. 設計調(diào)試用的信號擴展連接器       2.11. 使用儀器協(xié)助調(diào)試